Аналіз САПР Vivado Design Suite

Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://hdl.handle.net/123456789/21621

Повний запис метаданих

Поле DC	Значення	Мова
dc.contributor.author	Свид, Ірина Вікторівна	-
dc.contributor.author	Юрах, М. М.	-
dc.date.accessioned	2025-01-10T10:02:01Z	-
dc.date.available	2025-01-10T10:02:01Z	-
dc.date.issued	2024	-
dc.identifier.citation	Юрах М.М., Свид І.В. Аналіз САПР Vivado Design Suite // Автоматизація, електроніка та робототехніка. Стратегії розвитку та інноваційні технології (AERT-2024) : матеріали VI форуму, 6-7 грудня 2024 р. – Харків : ХНУРЕ, 2024. С. 36-38.	uk_UA
dc.identifier.uri	http://hdl.handle.net/123456789/21621	-
dc.description.abstract	The paper examines the features and prospects of the Vivado Design Suite. It is shown that Vivado is an important tool for designing digital systems on programmable logic integrated circuits from AMD. Vivado provides a full cycle of designing a device of any complexity from idea to finished development. The advantages, disadvantages and challenges of Vivado are analyzed and presented.	uk_UA
dc.language.iso	uk_UA	uk_UA
dc.subject	Vivado	uk_UA
dc.subject	AMD	uk_UA
dc.subject	FPGA	uk_UA
dc.subject	ПЛІС	uk_UA
dc.subject	ASIC	uk_UA
dc.subject	проєктування	uk_UA
dc.title	Аналіз САПР Vivado Design Suite	uk_UA
dc.type	Article	uk_UA
Розташовується у зібраннях:	Статті та тези (ФТФ)

Файли цього матеріалу:

Файл	Опис	Розмір	Формат
aert-2024_web_36-38.pdf		165.86 kB	Adobe PDF	Переглянути/Відкрити

Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.

DSpace JSPUI